PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05217385 A

(43) Date of publication of application: 27.08.93

(51) Int. CI

G11C 16/04 G11C 11/409

(21) Application number: 04019233

(22) Date of filing: 04.02.92

(71) Applicant:

SHARP CORP

(72) Inventor:

HOTTA YASUHIRO


(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To perform stable read-out by comparing potential of two dummy bit lines with potential of a bit line, in all combinations of two dummy bit lines whose set values of mutual conductance are close each other.

CONSTITUTION: A column selecting circuit 2 connects a bit line B1 to a data line D, while a charging circuit 3 previously charges the line D and the line B1 at potential of V0 by making a CP signal activated state. If the transistor 11 of a memory 1 is set to a prescribed threshold value, a reference voltage VRFF2 is neglected and a comparison result SA1 is outputted by comparing with a reference voltage VRFF₁ in a first comparator 5. The reference voltage VRFF2 is neglected and a comparison result SA2 is outputted by only comparing with a reference voltage VRFF₃ in a second comparator 6 too. Therefore, since these potential differences in comparison have the range more than the least set pitch among threshold values of at least three kinds, the comparison margin can be enlarged, and stable read-out can be performed.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-217385


(43)公開日 平成5年(1993)8月27日

(51)Int.Cl. ⁵ G 1 1 C 16/04 11/409	識別記号	庁内整理番号	FI		技術表示箇所
		9191-5L 6628-5L	G 1 1 C		
		0028-3L		11/ 34	353 F
				審査請求	未請求 請求項の数1(全 8 頁)
(21)出願番号	特願平4-19233		(71)出願人		
(22)出願日	平成4年(1992)2月4日				プ株式会社 大阪市阿倍野区長池町22番22号
			(72)発明者		
					大阪市阿倍野区長池町22番22号 シ 株式会社内
			(74)代理人	弁理士	山本 秀策

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【構成】 選択されたメモリセル・トランジスタQ11に よるビット線B1の電位をダミーセル・トランジスタQD 1、QD2、QD3による参照電圧VREF1、VREF2、VREF3 と比較する第1比較回路5と第2比較回路6を設けた。 【効果】 第1比較回路5と第2比較回路6での比較マ ージンを大きくして、メモリセル1に記憶された情報を 安定して読み出すことができる。



【特許請求の範囲】

【請求項1】データの読み出し時に一定電位にプリチャ ージされるビット線が、予め定められた3値以上の複数 の相互コンダクタンスのうちいずれかの値を示すように 設定され、かつ、データ読み出し時にいずれか1個が選 択されて所定のゲート電圧が印加されるメモリセル・ト ランジスタがビット線に多数接続されたメモリセルアレ イを有する半導体記憶装置であって、

該複数の相互コンダクタンスのうちの互いに異なるいず れかの値を示すように設定され、かつ、データ読み出し 時にそれぞれ所定のゲート電圧が印加される複数個のダ ミーセル・トランジスタと、

それぞれいずれかのダミーセル・トランジスタが接続さ れ、データ読み出し時にそれぞれの接続されているダミ ーセル・トランジスタに応じた電位を発生する複数本の ダミービット線と、

相互コンダクタンスの設定値が互いに隣接する少なくと も2本のダミービット線の全ての組み合わせについて、 各組み合わせごとに、ビット線と少なくとも2本のダミ ービット線とを入力し、比較結果をそれぞれ出力する比 20 較回路とを備えている半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、3値以上の多値情報を メモリセル・トランジスタのしきい値の相違によって記 憶する半導体記憶装置に関する。

[0002]

【従来の技術】マスクROM等の半導体記憶装置では、 メモリセル・トランジスタのしきい値の相違によって情 報の記憶を行う場合が多い。

【0003】このメモリセル・トランジスタに2値情報 を記憶させる場合には、選択時に2種類のしきい値の間 のゲート電圧をこのメモリセル・トランジスタに印加し てオン又はオフのいずれかの状態に飽和させればよいの で、十分なマージンで読み出しを行うことができる。

【0004】しかしながら、3値以上の多値情報を記憶 する場合には、3種類以上のしきい値が必要となり、所 定のゲート電圧を印加したメモリセル・トランジスタの 出力電圧を2種類以上の参照電圧と比較して情報の読み 出しを行う必要がある。

【0005】ここで、3値情報の記憶を行う従来の半導 体記憶装置の読み出し回路を図3に示す。例えばメモリ セル・トランジスタQ11からデータを読み出す場合に は、まずコラムアドレスに基づいてコラム選択回路11 がビット線B1をデータ線Dに接続すると共に、CP信 号を活性状態とすることにより充電回路12がこのデー タ線Dを介してピット線B1をV0電位にプリチャージす る。また、ローアドレスに基づいてワード線WL1を選 択し、メモリセル・トランジスタQ11に電源電圧VCCレ ベルのゲート電圧を印加する。

【0006】上述の状態でCP信号を不活性状態に戻し 充電回路12を停止させると、ビット線B1は、メモリ セル・トランジスタQ11のしきい値の設定に応じて電位 が変化することになる。即ち、例えばメモリセル・トラ ンジスタQ11が低いしきい値Vth1 (約0.5V) に設 定されている場合には、オン状態となって相互コンダク タンスも十分に大きくなるため、このメモリセル・トラ ンジスタQ11を介して大きな放電電流が流れる。従っ て、ビット線B1の電位は、図4の放電特性E1に示すよ うに、急速に低下する。また、メモリセル・トランジス タQ11が中間のしきい値Vth2(約2.5V)に設定さ れている場合にもオン状態となるが、相互コンダクタン スはあまり大きくならないため、放電電流もしきい値V th1の場合より少なくなる。従って、ビット線B1の電位 は、放電特性E2に示すように、比較的緩やかに低下す る。さらに、メモリセル・トランジスタQ11が電源電圧 VCCレベルよりも高いしきい値Vth3に設定されて いる場合には、オフ状態となって相互コンダクタンスが 極めて小さくなるため、放電電流もほとんど流れない。 従って、ビット線B1の電位は、放電特性E3 に示すよ うに、VO電位のままとなる。

【0007】このようにしてメモリセル・トランジスタ Q11のしきい値の設定に応じて変化するビット線B1の 電位は、データ線Dを介して第1比較回路13と第2比 較回路14とに入力される。また、これら第1比較回路 13と第2比較回路14には、参照電圧発生回路15か らの参照電圧 VREF1、 VREF2がそれぞれ入力される。参 照電圧 VREF1の電位は、図4に示すように、上記放電特 性E1と放電特性E2との中間の速度でV0電位から低下 するようになっている。また、参照電圧VREF2の電位 は、放電特性E2よりもさらに緩やかに電位が低下する ようになっている。従って、図4の時刻 t 1 から時刻 t 2までの間に、これら第1比較回路13と第2比較回路 14によってデータ線Dの電位を参照電圧VREF1、VRE F2とそれぞれ比較すれば、その比較結果SA1、SA2に 基づいてメモリセル・トランジスタQ11に設定されたし きい値を判断し、記憶された情報を読み出すことができ る。

[0008]

【発明が解決しようとする課題】ところが、上記従来の 読み出し回路では、メモリセル・トランジスタQ11が例 えばしきい値Vth2に設定されている場合、放電特性E2 と参照電圧VREF1との電位差が放電特性E1、E2間の2 分の1しかなく、また、参照電圧VREF2との電位差も放 電特性E2、E3間の2分の1以下となり、第1比較回路 13と第2比較回路14での比較マージンが小さくな る。しかも、実際にメモリセル・トランジスタQ11に設 定するしきい値には誤差があり、ビット線B1の寄生容 量等にもバラツキが生じるので、このような小さい比較 50 マージンでは、必ずしも十分ではない場合が多い。

40

20

【0009】このため、従来の半導体記憶装置では、メ モリセル・トランジスタにしきい値として多値情報を記 憶する場合に、比較マージンが不足して安定した読み出 しを行うことができない場合があるという問題があっ た。

【0010】本発明は、上記事情に鑑み、選択されたメ モリセル・トランジスタの出力電位を同じ特性のダミー セル・トランジスタの出力電位と比較することにより、 比較マージンを大きくして安定した読み出しを行うこと ができる半導体記憶装置を提供することを目的としてい 10 る。

[0011]

【課題を解決するための手段】本発明の半導体記憶装置 は、データの読み出し時に一定電位にプリチャージされ るビット線が、予め定められた3値以上の複数の相互コ ンダクタンスのうちいずれかの値を示すように設定さ れ、かつ、データ読み出し時にいずれか1個が選択され て所定のゲート電圧が印加されるメモリセル・トランジ スタがビット線に多数接続されたメモリセルアレイを有 する半導体記憶装置であって、該複数の相互コンダクタ ンスのうちの互いに異なるいずれかの値を示すように設 定され、かつ、データ読み出し時にそれぞれ所定のゲー ト電圧が印加される複数個のダミーセル・トランジスタ と、それぞれいずれかのダミーセル・トランジスタが接 続され、データ読み出し時にそれぞれの接続されている ダミーセル・トランジスタに応じた電位を発生する複数 本のダミーピット線と、相互コンダクタンスの設定値が 互いに隣接する少なくとも2本のダミービット線の全て の組み合わせについて、各組み合わせごとに、ビット線 と少なくとも2本のダミービット線とを入力し、比較結 30 果をそれぞれ出力する比較回路とを備えており、そのこ とにより上記目的が達成される。

[0012]

【作用】データ読み出し時に、いずれか1個のメモリセ ル・トランジスタを選択して所定のゲート電圧を印加す ると、一定電位にプリチャージされていたピット線は、 選択されたメモリセル・トランジスタを介して電源への 放電又は電源からの充電が行われる。ただし、このメモ リセル・トランジスタを介する放電電流又は充電電流の 大きさは、そのメモリセル・トランジスタが予め設定さ れた相互コンダクタンスの値によって異なるので、ビッ ト線の電位の時間に伴う変化もこの設定に応じて相違が 生じる。

【0013】また、データ読み出し時には、全てのダミ ーセル・トランジスタにそれぞれ所定のゲート電圧が印 加されるので、上記と同様に、一定電位にプリチャージ されていたダミービット線の電位がそれぞれ接続される ダミーセル・トランジスタの設定に応じて時間と共に異 なる変化を示す。そして、選択されたメモリセル・トラ

されたダミービット線については、ビット線とほぼ同様 の電位の変化を示すことになる。

【0014】比較回路は、これら各ダミーピット線の電 位とピット線の電位とをそれぞれ比較する。ただし、こ れは、相互コンダクタンスの設定値が互いに隣接する2 本のダミーピット線の全ての組み合わせについて、各組 み合わせにおける2本のダミービット線の電位とビット 線の電位とが比較される。しかも、各組み合わせにおい ては、ピット線の電位との電位差が大きい方のダミービ ット線の電位と、このピット線の電位との比較結果のみ をそれぞれ出力するようになっている。

【0015】すると、選択されたメモリセル・トランジ スタの設定が複数の相互コンダクタンスの両端の値のい ずれでもない場合には、これと同じ設定のダミーセル・ トランジスタが接続されたダミービット線の電位を比較 対象とする2つの組み合わせの比較結果が互いに逆にな る。そして、その他の組み合わせについては、双方のダ ミービット線の電位が共にビット線の電位よりも高いか 低いかのいずれかとなり、それに応じた比較結果が出力 される。また、選択されたメモリセル・トランジスタの 設定が複数の相互コンダクタンスの両端の値であった場 合には、これと同じ設定のダミーセル・トランジスタが 接続されたダミービット線の電位を比較対象とする組み 合わせが1組だけとなり、しかも、この組み合わせでの 比較結果が他の全ての組み合わせの比較結果と一致す

【0016】従って、比較回路の各組み合わせにおける 比較結果が全て一致しない場合、選択されたメモリセル ・トランジスタは、比較結果が異なる組み合わせ間で共 通して比較対象となった1本のダミーピット線に接続さ れるダミーセル・トランジスタと同じ設定が行われてい ると判断することができる。また、比較回路の全ての組 み合わせの比較結果が一致した場合には、選択されたメ モリセル・トランジスタの設定値がその比較結果に応じ た両端のいずれかの値であると判断することができる。 しかも、これらの比較の際のマージンは、少なくとも相 互コンダクタンスを複数の値に設定したときの最小設定 ピッチ以上の幅を有することになる。

【0017】この結果、本発明の半導体記憶装置によれ ば、選択されたメモリセル・トランジスタの出力電位を ダミーセル・トランジスタの出力電位と比較し、かつ、 同じ設定のダミーセル・トランジスタの出力電位との比 較を無視することができるので、比較マージンを大きく して安定した読み出しを行うことができる。

【0018】なお、通常の半導体記憶装置は、上記多数 のメモリセル・トランジスタを接続するビット線が複数 本設けられているので、データ読み出し時に選択回路に よっていずれかのピット線のみを1本のデータ線に接続 し、このデータ線の電位を当該選択されたビット線の電 ンジスタと同じ設定のダミーセル・トランジスタが接続 50 位として比較を行うようにする。また、ピット線とダミ

-5

ービット線は、メモリセル・トランジスタ又はダミーセル・トランジスタを介して、通常は接地電源に接続されるので、プリチャージされた電位が放電により低下することになる。

[0019]

【実施例】本発明を実施例について以下に説明する。

【0020】図1に本発明の一実施例を示す。本実施例 は、3値情報(1.5ビット)を記憶するマスクROM である。メモリセル1は、ピット線B1をメモリセル・ トランジスタQ11を介して接地した回路によって構成さ れている。このメモリセル・トランジスタQ11は、予め 記憶すべき3値の情報に応じて、低いしきい値 V th1 (約0.5V)、中間のしきい値Vth2(約2.5V) 又は電源電圧 VCCレベルよりも高いしきい値 V th3のい ずれかに設定されている。設定するしきい値が異なる と、これに応じてゲート電圧に対するドレイン電流の比 を示す相互コンダクタンスも異なることになり、同じゲ ート電圧を印加してもドレイン・ソース間に流れる電流 の大きさに相違が生じる。メモリセル・トランジスタQ 11のゲートは、ワード線WL1に接続されている。ビッ ト線B1は、コラム選択回路2を介してデータ線Dに接 続されている。コラム選択回路2は、ビット線B1とデ ータ線Dとの間に挿入されたNMOSトランジスタQ1 からなり、ビット線B1を選択するCSel1信号が活性 状態になるとオンになる。なお、ビット線B1には、実 際にはさらに多数のメモリセルが接続され、各メモリセ ルのメモリセル・トランジスタのゲートがそれぞれ異な るワード線に接続されている。また、実際には、このよ うなピット線も多数設けられ、コラムアドレスに基づい てコラム選択回路がいずれか1本のビット線のみをデー タ線Dに接続するようになっている。

【0021】データ線Dには、充電回路3と負荷回路4とが接続されている。充電回路3は、読み出しの際にCP信号が活性化することによってビット線B1をV0電位にプリチャージする回路である。また、データ線Dは、第1比較回路5と第2比較回路6の一方の入力にそれぞれ接続されている。負荷回路4は、データ線Dの負荷を設定するための回路である。

【0022】本実施例では、3本のダミービット線BD 1、BD2、BD3が設けられ、それぞれダミーセル7、 40 8、9が接続されている。各ダミーセル7~9は、ダミービット線BD1~BD3をダミーセル・トランジスタQD1~QD3を介して接地した回路によってそれぞれ構成されている。ダミーセル・トランジスタQD1は、しきい値Vth1に設定されたメモリセル・トランジスタと同じ特性のNMOSトランジスタであり、ダミーセル・トランジスタであり、ダミーセル・トランジスタであり、ダミーセル・トランジスタであり、ダミーセル・トランジスタと同じ特性のNMOSトランジスタと同じ特性のNMOSトランジスタであり、ダミーセル・トランジスタQD3は、しきい値Vth3に設定されたメモリセル・トランジスタと同じ特性のN 50

MOSトランジスタである。また、これらのダミーセル ・トランジスタQD1~QD3のゲートも、ワード線WL1 に接続されている。なお、各ダミーピット線BD1~BD3 には、実際にはさらに多数のダミーセルが接続され、各 ダミーセルのダミーセル・トランジスタのゲートがそれ ぞれ異なるワード線に接続されている。各ダミービット 線BDI~BD3には、上記充電回路3と負荷回路4とがそ れぞれ接続されている。また、ダミービット線BD1、B D2は、それぞれ第1比較回路5の他方の入力に接続さ れ、それぞれ負荷回路とダミーセル・トランジスタQD 10 1、QD2により発生される参照電圧VREF1と参照電圧VR EF2を入力するようになっている。さらに、ダミービッ ト線BD2、BD3は、それぞれ第2比較回路6の他方の入 力に接続され、それぞれ負荷回路とダミーセル・トラン ジスタQD2、QD3により発生される参照電圧VREF2と参 照電圧VREF3を入力するようになっている。なお、これ らのダミービット線BD1~BD3は、コラムアドレスにか かわらず、それぞれ常時オンとなるNMOSトランジス タQ2~Q4によって常に第1比較回路5及び第2比較回 20 路6に接続されている。

【0023】第1比較回路5は、一方の入力トランジスタとしてのPMOSトランジスタQC1とPMOSトランジスタQC2とが並列に接続されると共に、他方の入力トランジスタQC3とPMOSトランジスタQC4とが並列に接続された差動増幅回路によって構成されている。そして、データ線Dは、一方の入力トランジスタを構成するPMOSトランジスタQC1、QC2のゲートにそれぞれ接続され、ダミービット線BD1、BD2は、他方の入力トランジスタを構成するPMOSトランジスタQC3、QC4のゲートにそれぞれ接続されている。また、一方の入力トランジスタを構成するPMOSトランジスタQC1、QC2のドレインから比較結果SA1を出力する。

【0024】第2比較回路6は、一方の入力トランジスタとしてのPMOSトランジスタQC5とPMOSトランジスタQC6とが並列に接続されると共に、他方の入力トランジスタQC6とが並列に接続された差動増幅回路によって構成されている。そして、データ線Dは、一方の入力トランジスタを構成するPMOSトランジスタQC5、QC6のゲートにそれぞれ接続され、ダミービット線BDI、BD2は、他方の入力トランジスタを構成するPMOSトランジスタQC7、QC8のゲートにそれぞれ接続されている。また、一方の入力トランジスタを構成するPMOSトランジスタQC5、QC6のドレインから比較結果SA2を出力する。

【0025】第1比較回路5及び第2比較回路6は、それぞれCE(チップ・イネーブル)バー信号が活性状態の場合にのみ増幅動作を行う。

io 【0026】上記構成の読み出し回路の動作を説明す

30

る。

【0027】ここでは、メモリセル1からデータを読み出す場合について示す。まずコラムアドレスに基づいて CSel1信号が活性状態となり、コラム選択回路2がビット線B1をデータ線Dに接続すると共に、CP信号を活性状態とすることにより充電回路3がこのデータ線D及びビット線B1をV0電位にブリチャージする。また、ローアドレスに基づいてワード線WL1が選択され、メモリセル1のメモリセル・トランジスタQ11のゲートに電源電圧VCCレベルの電圧が印加されると共にダミーセル7、8、9の各ダミーセル・トランジスタQD1~QD3のゲートにも電源電圧VCCレベルの電圧が印加される。

【0028】上述の状態でCP信号を不活性状態に戻し 充電回路3を停止させると、各ダミーピット線BDI~B D3は、ダミーセル7~9における各ダミーセル・トラン ジスタQDI~QD3のしきい値に応じて電位が変化するこ とになる。即ち、ダミーセル・トランジスタ QD1 は、し きい値Vth1に設定されているので、電源電圧VCCレベ ルのゲート電圧の印加によりオン状態となり、相互コン ダクタンスも大きいため大きな放電電流が流れる。従っ て、ダミービット線BD1の電位、即ち参照電圧VREF1 は、図2に示すように、V0電位から急速に低下する。 また、ダミーセル・トランジスタQD2は、しきい値Vth 2に設定されているので、電源電圧 VCCレベルのゲート 電圧の印加によりオン状態となるが、相互コンダクタン スはあまり大きくならないために放電電流もしきい値V th1の場合より少なくなる。従って、ダミービット線BD 2の電位、即ち参照電圧 VREF2は、VO電位から比較的緩 やかに低下する。さらに、ダミーセル・トランジスタQ 30 D3は、しきい値Vth3に設定されているので、電源電圧 VCCレベルのゲート電圧を印加してもオフ状態のままで あり、相互コンダクタンスが極めて小さくなるために放 電電流もほとんど流れない。従って、ダミーピット線B D3の電位、即ち参照電圧VREF3は、VO電位のままとな る。

【0029】また、ビット線B1も、メモリセル1におけるメモリセル・トランジスタQ11のしきい値の設定に応じて電位が変化する。即ち、例えばメモリセル・トランジスタQ11がしきい値Vth1に設定されている場合には、ダミービット線B01の参照電圧VREF1とほぼ同様に、ビット線B1の電位が急速に低下する。また、メモリセル・トランジスタQ11がしきい値Vth2に設定され

8

ている場合には、ダミービット線BD2の参照電圧VREF2とほぼ同様に、ビット線B1の電位が比較的緩やかに低下する。さらに、メモリセル・トランジスタQ11がしきい値Vth3に設定されている場合には、ダミービット線BD3の参照電圧VREF3とほぼ同様に、ビット線B1の電位がV0電位のままとなる。

【0030】このようにしてメモリセル・トランジスタ Q11のしきい値の設定に応じて変化するビット線B1の 電位は、データ線Dを介して第1比較回路5に入力さ れ、ダミービット線BD1の参照電圧VREF1と比較される と共にダミービット線BD2の参照電圧VREF2とも比較さ れる。ここで、メモリセル・トランジスタQ11がしきい 値Vth1に設定されていたとすると、ビット線B1 の電 位が参照電圧VREF1とほぼ同様に変化するためPMOS トランジスタQC1とPMOSトランジスタQC3の駆動電 流もほぼ同じになる。しかし、参照電圧 V REF2は、常に ビット線B1よりも高電位となるので、PMOSトラン ジスタQC2はPMOSトランジスタQC4よりも駆動電流 が大きくなる。従って、この場合には、第1比較回路5 20 の比較結果 SA1が Hレベルとなる。 また、メモリセル ・トランジスタQ11がしきい値Vth2又はしきい値Vth3 に設定されていた場合には、この第1比較回路5の比較 結果SA1が共にLレベルとなる。

【0031】ビット線B1の電位は、データ線Dを介して第2比較回路6にも入力され、ダミービット線BD2の参照電圧VREF2と比較されると共に、ダミービット線BD3の参照電圧VREF3とも比較される。ここで、メモリセル・トランジスタQ11がしきい値Vth1に設定されていたとすると、ビット線B1の電位が参照電圧VREF1とほぼ同様に変化するため、参照電圧VREF2と参照電圧VREF3の方が常に高電位となり、第1比較回路5の比較結果SA2がHレベルとなる。また、メモリセル・トランジスタQ11がしきい値Vth2又はしきい値Vth3に設定されていた場合には、第1比較回路5の比較結果SA1がそれぞれHレベルとLレベルになる。

【0032】従って、メモリセル・トランジスタQ11が 設定されたしきい値に対する第1比較回路5と第2比較 回路6の比較結果SA1、SA2は、表1に示すようにな り、これに基づいて選択したメモリセル1の記憶情報を 判断することができる。

[0033]

【表1】

9

設定しきい値	比較結果SA1	比較結果SA2	
V TH1	H レベル	H レベル	
V TH2	L レベル	H レベル	
V TH3	L レベル	し レベル	

【0034】この結果、本実施例によれば、例えばメモ リセル1のメモリセル・トランジスタQ11がしきい値V 10 ック図である。 th2に設定されていたとすると、第1比較回路5では、 参照電圧 V REF2が無視されて参照電圧 V REF1 との比較の みによって比較結果SA1が出力され、第2比較回路6 でも、参照電圧 VREF2が無視されて参照電圧 VREF3との 比較のみによって比較結果SA2が出力される。従っ て、これらの比較の際の電位差が少なくとも3種類のし きい値の最小設定ピッチ以上の幅を有することになり、 比較マージンを従来の2倍に広げることができる。

[0035]

【発明の効果】以上の説明から明らかなように、本発明 20 の半導体記憶装置によれば、メモリセルに記憶された多 値情報の比較マージンを大きくして、安定した読み出し を行うことができるようになる。

【図面の簡単な説明】

【図1】本発明の一実施例における読み出し回路のプロ

10

【図2】その実施例における参照電圧の変化を示すタイ ムチャートである。

【図3】従来の半導体記憶装置における読み出し回路の ブロック図である。

【図4】 その従来例におけるビット線の電位の変化を示 すタイムチャートである。

【符号の説明】

第1比較回路


6 第2比較回路

B 1 ピット線


Q11 メモリセル・トランジスタ

QD1~QD3 ダミーセル・トランジスタ

BD1~BD3 ダミーピット線







【図3】

